verilog - 程序员宅基地

”verilog“ 的搜索结果

Verilog 基础知识(一) Verilog 基础语法与注意事项

标签： fpga开发

本文主要介绍了硬件描述语言：Verilog HDL的一些常用语法及注意事项。

Verilog

标签： Verilog 乘法器

一个Verilog程序，乘法器及其测试用的c语言

verilog

标签： verilog教程

适合想学verilog的人

Verilog基础入门

标签： fpga开发

Verilog基础入门

verilog 指数运算

标签： fpga verilog 指数 exp

本设计运用cordic算法实现指数运算。根据公式自动计算exp值。

电梯控制器-Verilog语言.rar_Verilog电梯_verilog_verilog控制_三层电梯控制器_基于Verilo

标签： verilog电梯 verilog verilog控制三层电梯控制器基于verilog

基于Verilog HDL语言开发的三层电梯控制器

1.构建基于verilog语言的组合逻辑电路和时序逻辑电路； 2.掌握verilog语言的电路设计技巧 3.完成如

标签：编程语言 FPGA

1.构建基于verilog语言的组合逻辑电路和时序逻辑电路； 2.掌握verilog语言的电路设计技巧。 3.完成如实验目的： 1.构建基于verilog语言的组合逻辑电路和时序逻辑电路； 2.掌握verilog语言的电路设计技巧。 3.完成如...

Verilog && System Verilog 详细语法知识点

标签： linux

Verilog && System Verilog 详细语法知识点

工作总结之全网最全的103个Verilog关键字总结（上）

标签： fpga开发 Verilog关键字

Verilog是一种硬件描述语言，用于描述数字电路的行为和结构。它是一种结构化的语言，可以用于描述数字电路的时序和组合逻辑。 Verilog和C/C++语言类似，关键字（或关键词）也叫保留字，Verilog中有许多关键字，其中...

Verilog入门教程与实例分享

标签： fpga verilog

Verilog入门教程与实例分享前言一、Verilog入门教程1.基础语法2.数值表示3.数据类型4.表达式5.编译指令6.连续赋值7.时延8.过程结构9.过程赋值10.时序控制11.语句块12.条件、多路分支、循环语句13.过程连续赋值14....

基于verilog实现哈夫曼编码的新方法_贾先韬.zip_huffman verilog_verilog 哈夫曼_哈夫曼_哈夫曼

标签： huffman_verilog verilog_哈夫曼哈夫曼哈夫曼_verilog 哈夫曼verilog

基于verilog实现哈夫曼编码的新方法，采用字符池方式，很好的一片文章

verilog-format:Verilog格式化程序

标签： Java

如何使用应用选项： usage: [java -jar verilog-format.jar|./verilog-format|verilog-format.exe] [-f ] [-h] [-p] [-s <verilog>] [-v] -f,--format <pathname> verilog file -h,--help print this message -p,--...

【FPGA设计】Verilog实现简单的总线轮训仲裁器

标签： fpga开发

// Verilog Module demo1_lib.bus_arbitor.arch_name // /////////////////////////////////////////////////////////// // Discription: // Bus Polling Arbitor (BPA) // 总线上挂3个信号A,B,C，仲裁信号grant[1:0...

FPGA以太网W5500 SPI传输80MHz，实现多个SOCKET的使用，Altera A收发Verilog软核IP核源码

标签： fpga开发 tcp/ip 网络协议

fpga 以太网w5500,SPI传输80MHz， Alte A收发verilog软核 ip核源码,W5500以太网模块， 1个SOCKET，需要多个SOCKET的可以做为参照进行修改，从而实现多个SOCKET的使用，学习必用之良品，还有51 stm32驱动源码需要的可...

Verilog常用语法

标签： fpga verilog

Verilog可综合常用语法一、模块的结构、数据类型、变量和基本运算符号 1 模块的结构 1.1 端口定义 module 模块名（口1,口2,口3,…）; 两种模块例化方式：方法一：模块名（连接端口1信号名,连接端口2信号名,连接...

Verilog 基础知识

标签：硬件工程 fpga开发 dsp开发

Verilog 基础知识。。Verilog 和 C 的区别。。Verilog 和 VHDL 区别。。4.8、运算符的优先级。。4.7、拼接运算符。。4.6、移位运算符。。4.5、位运算符。。4.4、条件运算符。。4.3、逻辑运算符。。4.2、关系运算符。...

Verilog-caches:用 Verilog-HDL 编写的各种缓存

标签： Verilog

Verilog 缓存用 Verilog-HDL 编写的各种缓存。 4way_4word 缓存4路组相联高速缓存行大小为 4 个字缓存替换策略是 LRU 8way_4word 缓存8路组相联高速缓存行大小为 4 个字缓存替换策略为 Pseudo-LRU free_config_cache...

SPI接口的verilog实现.rar_Master/Slave_SPI接口的verilog实现_onlyvgy_verilog

标签： master/slave spi接口的verilog实现 onlyvgy verilog__spi_master verilog_spi

SPI接口的verilog实现 slave master

FPGA Verilog实测160m无时序问题的SPI主机源码及从机代码

标签：程序人生

本文将围绕FPGA Verilog以及SPI（Serial Peripheral Interface，串行外设接口）展开讨论，分享一种实测通过的无时序问题的SPI主机源码，并且介绍相应的从机代码。总结而言，本文围绕FPGA Verilog和SPI展开了讨论，...

Verilog中单口RAM的代码实现

标签： fpga开发 Verilog 单口RAM

其中定义了 addr_reg，可以保持住读地址，延迟一周期之后将数据...（CSDN代码块不支持Verilog，代码复制到notepad++编辑器中，语言选择Verilog，看得更清楚）单口 RAM 的写地址与读地址共用一个地址，代码如下，其中。

verilog学习（一）概述

PS：本系列参考夏宇闻老师的Verilog数字系统设计jiao教程，意在对verilog形成基础的体系，留作将来查询参考，请大家多指教。硬件描述语言（HDL，hardware description language）是一种形式化方法来描述数字...

veriloga实例_verilog/verilog-a_PLLverilog_锁相放大器_锁相放大_

标签： verilog/verilog-a PLLverilog 锁相放大器锁相放大

硬件描述语言，veriloga实例，包含运算放大器，锁相环等模块。

Verilog HDL 代码_任意波形发生器_方波_正弦波verilog_verilog正弦波_方波verilog_

标签：任意波形发生器方波正弦波verilog verilog正弦波方波verilog

可以产生最基本的三角波，正弦波，方波信号，比较简单

FPGA直方图均衡化：MATLAB图像处理到Verilog代码实现，详解仿真波形、效果展示

标签： fpga开发 matlab 图像处理

06 直方图均衡化：提供若干个MATLAB图像处理的代码，最后用Verilog实现直方图均衡化，调用了两个双口ram，一个用于存储统计结果，一个用于映射输出。02 图像仿真平台：利用MATLAB联合Modelsim，实现FPGA图像处理的...

Verilog中伪双口 RAM的代码实现

标签： fpga开发 Verilog 伪双口RAM

伪双口 RAM 的读写地址是独立的，可以随机选择写或读地址，同时进行读写操作。代码如下，在激励文件中定义了 en 信号，在其...（CSDN代码块不支持Verilog，代码复制到notepad++编辑器中，语言选择Verilog，看得更清楚）

verilog_instance.vim:Verilog 实例自动插入脚本

标签： Vimscript

verilog_instance 插入线，来自 Verilog 模块名称的实例概述对于 verilog_instance.vim，输入 Verilog 模块名称:VerilogInstanceInst通过执行命令，实例被自动插入。另外:VerilogInstanceWire执行:...

nor_flash_verilog.zip_FPGA NOR flash_nor flash verilog_nor flas

标签： fpga_nor__flash nor_flash_verilog nor_flash_读写 verilog_nor_flash 并行nor_flash

fpga verilog实现 S29GL256S 系列并行 nor flash 的读写擦除操作功能。 verilog源代码。

FPGA自学1——Verilog基础语法

标签： fpga verilog

1、基础知识逻辑0：低电平，也就是电路中的GND 逻辑1：高电平，也就是电路中的VCC 逻辑X：未知状态，逻辑Z：高阻态，外部没有激励信号，是一个悬空状态 2、数字进制格式、标示符 ...b：表示二进制 o：表示八...

ASIC-WORLD Verilog（4）基础语法上篇_verilog中tab键

标签： fpga开发

来看一个空白符的例子。：永远不要写这样的代码。这样的代码没有利用好空白符，代码的易读性很差。：这样的编码习惯很好。这样的代码非常好地利用了空白符，布局良好，看起来很舒服。

I2C.zip_I2C从机verilog_IIC从机_i2c verilog_ppddxxx_verilog IIC slave

标签： i2c从机verilog iic从机 i2c_verilog ppddxxx verilog_iic_slave

iic verilog 从机程序包含iic Verilog的主模块，控制模块和io寄存器模块

10

9

8

7

6

5

4

3

2

1

推荐文章